結果は以下の通りでした。

最も電界を低く抑えられたのは、3の正方形コの字モデルでした。
リード線の断面が平角線よりも、正方形や円形の方が、リード線部分の電界が低くなりました。
またそれに対して、銅板部分の電界は高くなりました。

私はこの研究を通じて、以下のようなことを学びました。
・3D設計ソフトを用いたリード線の設計と、解析モデルの設計ができました。
・解析条件を検証し、5パターンの解析結果を明らかにしました。
・リード線の形状によって、MOS-FET内の電界状況が変わることを明らかにしました。

また今回の研究では調べきれなかった事もあります。

・5パターンのリード線のインダクタンスについて、実測値との比較を検討する。
・今回の解析では導電材料を銅で行ったが、実際に使用する導電材料（何？）との比較をする。
・接合面積の違いによって電界状況が変わる可能性があるため、リード線と導線部分の接合面積について解析する。
これらは、今後の課題として扱っていきます。

発表は以上です。ありがとうございました。

質問です。 パワーモジュール自体を高耐圧化したい場合、どのリード形状の条件が良いでしょうか？
最適と思われる条件について、教えてください。

今回の5パターンで言うと、正方形のアーチモデルが良いと思います。
なぜなら電界が、リード線・銅板の両方にかかっているからです。
また形状が実現可能だから、という点もあります。

確かにそうですね、色味を見ても電界が分散されています。
平角線は電界が集中していますので、こういうのは避けて、3,4番などが良さそうですね。
ありがとうございます。

断面積が広いリード線を使うのも、ひとつの方法として考えられそうです。
また、場所によって電界強度が異なるという事が分かりましたので、それぞれの長さを変えるというアプローチも良いかもしれません。

そういった点も含め、今回の研究を進めた中で、今後の課題として何点か出てきました。
これらについては繁松君が後輩に、この研究を引き継ぐ段取りを進めています。

私たちとしても、学生さんと何か取り組みができないかなぁと思っていました。

教科書的なものではなく、非常に実践的な研究テーマに取り組んで頂いて、現場としても今後につながる結果を得られました。
ありがとうございました。
社会に出ても頑張ってください。

今回このような研究に携わって、とても貴重な経験ができました。
こちらこそありがとうございました。