大分高専さまとの共同研究 2021年度 #4 研究発表会

2月28日、大分デバイステクノロジー会議室にて、研究発表会が開かれました。
テーマは8月から半年間取り組んだ「リード形状によるMOS-FET内の電界特性解析」。

登場人物

電気電子工学科繁松さん今回ODTとの研究を進めている方。いよいよ研究発表会！

電気電子工学科石川先生繁松さんが所属する研究室の先生。モーターが専門。

ODT開発部部長杉木口数少なめだが本当はやさしい。

ODT社長安部好きな言葉は「為せば成る」

次世代パワーデバイスとして期待されている、SiCなどのワイドギャップ半導体。
しかしこれには、
・パワーモジュールパッケージの高耐熱化
・低寄生インダクタンス化
・低熱抵抗化
などの課題があります。

それらを解決するため、「電界解析を用いた問題点の抽出と最適設計」について研究しました。

MOS-FET基板に対し、さまざまな形状のリード線を合致させることで、MOS-FET内の電解分布を把握し、高電圧化に向けた設計のポイントを検討しました。

大分高専：繁松さん

結果は以下の通りでした。最も電界を低く抑えられたのは、3の正方形コの字モデルでした。リード線の断面が平角線よりも、正方形や円形の方が、リード線部分の電界が低くなりました。またそれに対して、銅板部分の電界は高くなりました。

これは、リード線の断面積による違いであると、繁松さんは考察しました。
それに加えて電流の流出方向に近い2本のリード線の電界が、他のリード線に比べて10％程度高くなることも分かりました。

これは流出箇所近傍に電流が集中するためだとのことです。

大分高専：繁松さん

私はこの研究を通じて、以下のようなことを学びました。・3D設計ソフトを用いたリード線の設計と、解析モデルの設計ができました。・解析条件を検証し、5パターンの解析結果を明らかにしました。・リード線の形状によって、MOS-FET内の電界状況が変わることを明らかにしました。

大分高専：繁松さん

また今回の研究では調べきれなかった事もあります。・5パターンのリード線のインダクタンスについて、実測値との比較を検討する。・今回の解析では導電材料を銅で行ったが、実際に使用する導電材料（何？）との比較をする。・接合面積の違いによって電界状況が変わる可能性があるため、リード線と導線部分の接合面積について解析する。これらは、今後の課題として扱っていきます。発表は以上です。ありがとうございました。

ODT：杉木

質問です。パワーモジュール自体を高耐圧化したい場合、どのリード形状の条件が良いでしょうか？最適と思われる条件について、教えてください。

大分高専：繁松さん

今回の5パターンで言うと、正方形のアーチモデルが良いと思います。なぜなら電界が、リード線・銅板の両方にかかっているからです。また形状が実現可能だから、という点もあります。

ODT：杉木

確かにそうですね、色味を見ても電界が分散されています。平角線は電界が集中していますので、こういうのは避けて、3,4番などが良さそうですね。ありがとうございます。

大分高専：石川先生

断面積が広いリード線を使うのも、ひとつの方法として考えられそうです。また、場所によって電界強度が異なるという事が分かりましたので、それぞれの長さを変えるというアプローチも良いかもしれません。そういった点も含め、今回の研究を進めた中で、今後の課題として何点か出てきました。これらについては繁松君が後輩に、この研究を引き継ぐ段取りを進めています。