2025年度 #4 研究成果発表会

大分高専 池永さん

社会的背景として、シリコン（Si）に代わる新世代のワイドギャップ半導体（SiC、GaN）は、高速スイッチングが可能だが、寄生インダクタンス（L）の影響で過電圧やノイズが発生しやすい課題があります。

大分高専 池永さん

本研究では、規制インダクタンスの低減を目的として、MOSFETの基板構造に着目しました。
まず、①出入力端子からの磁界影響を抑えるため、延長導線を用いたモデルの検証を実施しました。過去の基本データをもとに、電流によっては発生する磁界の影響をMOSFET内部に与えない構造で微小なインダクタンス値の解析精度向上を目的としています。次に、②リード線を廃して電流経路の最短化を狙った「3次元積層構造モデル」の提案と評価として、従来のリード導線構造を廃止して、三次元積層モデルとして電流経路を短縮し寄生インダクタンスの低減を目的としました。　

大分高専 池永さん

①導線配置モデルでは、導線を上のみに配置したモデルでは、電流密度(最大)は、リード線1本の基本モデルに対して、約0.71倍。寄生インダクタンスは、約1.05倍の結果となりました。導線を上、下、右に配置したモデルでは、電流密度(最大)は、約0.70倍、寄生インダクタンスは約0.97倍となりました。これは、導線を設けたことで空気領域を広くとれたことも値の変化につながったと考えます。また、上のみに伸ばした場合と上、下、右に伸ばした場合の結果の違いは空気領域の差だとの差による違いと考えています。

大分高専 池永さん

②三次元積層構造モデルは、電流密度(最大)が基本モデルに対して約3.1倍に増加。分布から、電流密度が局所的に高くなっているところが確認されました。従来のリード線構造では電流経路が分散されていたが、今回のモデルでは、電流の通り道が1つしかなかったため電流密度の増大につながったのではないかと考えています。寄生インダクタンスも基本モデルに対し約94倍も大きくなりました。これも電流の通り道が1つしかないために磁界が打ち消しあう事ができずインダクタンスの増加につながったのではないかと考ています。
結果的に、基本モデルより熱問題が発生しやすくなってしまった。単純な経路短縮を狙うだけでは不十分であり、熱問題や過電圧を抑制するための電流経路の慎重な最適化が不可欠である。

ODT：杉木

最短経路にすればインダクタンスは下がるはずという仮説で進めたが、実際には電流の逃げ道がなくなり逆効果になったことが判明しました。単純な積層にするだけでなく、磁界をキャンセルするような配置や電流を分散させる工夫が今後の課題。導線配置などのシミュレーションのテクニックについては進歩が見られたのは良かったと思います。

大分高専：石川先生

共同研究5年目の節目として、これまでの「リード線」の研究から一歩踏み出し、新しい「基板構造(積層)」にチャレンジした年だった。結果はよくなかったが、「なぜ予想と違ったか？」を考えるプロセスこそが工学研究の本質であり、学生にとって良い経験となった思います。

ODT：安部社長

この共同研究は単なる成果だけでなく、学生に半導体業界への興味をもってもらう側面も大きい。来年以降も継続して、理想の構造を目指し共同研究を続けていきたいと思っています。今回の経験は、就職してからも仕事に直結すると思います。ご活躍を期待しています。共同研究お疲れ様でした。